Etapas de Salida

Principales características de las etapas de salida en amplificadores:

- ✓ Baja resistencia de salida.
- ✓ Manejo de señales relativamente grandes, utilización de modelos de gran señal.
- ✓ La linealidad suele ser un requisito muy importante, se debe diseñar para reducida distorsión armónica.
- ✓ Se debe entregar la potencia requerida a la carga de un modo ***eficiente*** , es decir que la potencia disipada en los dispositivos activos de la etapa de salida debe ser lo más baja posible con respecto a la potencia en la carga.

Clasificación de Etapas de Salida

Se clasifican de acuerdo con la forma de onda de corriente del o de los dispositivos activos que controlan la salida (en los ejemplos, Ic de TBJs)

Clase A



Clasificación de Etapas de Salida

Clase B



Clasificación de Etapas de Salida

Clase AB



Clasificación de Etapas de Salida

Clase C



Ejemplo Clase A





$$I_Q \cong I = \frac{|V_{cc} - V_{BE3}|}{R}$$

$$v_{Omáx} = V_{cc} - V_{CE1sat}$$

$$\begin{cases} v_{Omín} = -I_q R_L \;\; ; & corte\ de\ Q_1 \\ v_{Omín} = -V_{cc} + V_{CE2sat} \; ; & sat\ de\ Q_2 \end{cases}$$

$$Máxima\ excursión\ simétrica, si:$$

$$I_Q \geq \frac{|-V_{cc} + V_{CE2sat}|}{R_L}$$

$$Máximo\ rendimiento\ teórico:$$

$$\boldsymbol{\eta} = \frac{P_L}{P_s} = 0,25$$

Etapas de Salida Clase B y AB

- ✓ Muy baja disipación de potencia en reposo (los dispositivos de salida polarizados al corte o muy cerca de él).

- ✓ Para entregar la potencia a la salida se utilizan dos dispositivos activos conduciendo medio ciclo cada uno en forma alternada.

- ✓ El rendimiento de las etapas de salida clase B es mayor que las de clase A, siendo idealmente el máximo rendimiento alcanzado del 78,5 %.

- ✓ Principales aplicaciones : Etapas de salida de amplificadores de audio discretos e integrados y en etapas de salida de circuitos integrados en general.

Etapas de Salida Clase B básicas







Etapas de Salida Clase B básicas





Etapas de Salida Clase B básicas



Rendimiento y potencia disipada

Par calcular el rendimiento y las potencias disipadas, se parte de las configuraciones básicas y se supone :

- ✓ *Vo* de C.C. es 0 *V*.
- ✓ *Q*1 y *Q*2 son transistores complementarios de iguales características.
- ✓ V_{CEsat} de ambos transistores $\cong 0$.
- ✓ v_i es senoidal y puede excursionar de modo de poder saturar a los transistores.
- ✓ Se desprecia la distorsión que se produce en el cruce por 0 *V*.

Potencia de salida P_L

$$P_L = \frac{\widehat{v_o}^2}{2R_L}$$

La potencia máxima de salida, suponiendo que v_o puede excursionar $\pm V_{cc}$, es:

$$P_{Lmáx} = \frac{V_{cc}^{\ 2}}{2R_L}$$

Potencia entregada por las fuentes de alimentación

La corriente de colector de *Q1* (y de *Q2*) es de media onda senoidal, entonces la corriente media será:

$$\overline{i_{c1}} = \overline{i_{c2}} = \frac{\widehat{i_c}}{\pi} = \frac{\widehat{v_o}}{\pi R_L}$$

La potencia entregada por las dos fuentes de continua será:

$$P_{Alimentación} = V_{cc}\overline{i_{c1}} + V_{cc}\overline{i_{c2}} = 2V_{cc}\frac{\widehat{v_o}}{\pi R_L}$$

Potencia entregada por las fuentes de alimentación

La corriente de colector de *Q1* (y de *Q2*) es de media onda senoidal, entonces la corriente media será:

$$\overline{i_{c1}} = \overline{i_{c2}} = \frac{\widehat{i_c}}{\pi} = \frac{\widehat{v_o}}{\pi R_L}$$

La potencia entregada por las dos fuentes de continua será:

$$P_{Alimentación} = V_{cc}\overline{i_{c1}} + V_{cc}\overline{i_{c2}} = 2V_{cc}\frac{\widehat{v_o}}{\pi R_L}$$

Rendimiento

El rendimiento de la etapa de salida, definido como el cociente de la potencia de alterna en la salida sobre la potencia total entregada por las fuentes de Alimentación es:

$$\boldsymbol{\eta} = \frac{P_L}{P_{Alimentación}} = \frac{\frac{\widehat{v_o}^2}{2R_L}}{2V_{cc}\frac{\widehat{v_o}}{\pi R_l}} = \frac{\pi\widehat{v_o}}{4V_{cc}}$$

El rendimiento máximo se da para el caso de máxima excursión de salida $(\widehat{v_o} = V_{cc})$ y es de:

$$\boldsymbol{\eta}_{máx} = \frac{\pi}{4} \qquad (78{,}54\ \%)$$

Potencia disipada en los transistores

$$P_{D(Q_1+Q_2)} = P_{Alimentación} - P_L$$

$$P_{D(Q_1+Q_2)} = 2V_{cc}\frac{\widehat{v_o}}{\pi R_L} - \frac{\widehat{v_o}^2}{2R_L}$$

La $\widehat{v_o}$ para máxima potencia disipada en los transistores es:

$$\frac{dP_{D(Q_1+Q_2)}}{d\widehat{v_o}} = \frac{2V_{cc}}{\pi R_L} - \frac{\widehat{v_o}}{R_L} = 0 \qquad \rightarrow \qquad \widehat{v_o} = 2\frac{V_{cc}}{\pi}$$

La potencia disipada máxima en los dos transistores será:

$$P_{D(Q_1+Q_2)} = \frac{2V_{cc}^2}{\pi^2 R_L}$$

Por simetría, la potencia disipada máxima en cada transistor será la mitad de este valor.

Potencia disipada en los transistores



Etapas de Salida Clase B básicas, con fuente simple





Potencia disipada y rendimiento, fuente simple

En el caso de fuente simple y suponiendo máxima excursión posible de la tensión de salida $V_{cc}/2$:

$$P_L = \frac{\widehat{v_o}^2}{2R_L} \qquad P_{Lmáx} = \frac{V_{cc}{}^2}{8R_L}$$

$$P_{Alimentación} = V_{cc}\overline{i_{c1}} = \frac{V_{cc}\widehat{v_o}}{\pi R_L}$$

$$\boldsymbol{\eta} = \frac{P_L}{P_{Alimentación}} = \frac{\pi\widehat{v_o}}{2V_{cc}} \qquad \boldsymbol{\eta}_{máx} = \frac{\pi}{4} \qquad \left(\widehat{v_o} = \frac{V_{cc}}{2}\right)$$

$$P_{DQ_1máx} = P_{DQ_2máx} = \frac{V_{cc}{}^2}{4\pi^2 R_L} \qquad \left(\widehat{v_o} = \frac{V_{cc}}{\pi}\right)$$

Reducción de la distorsión por cruce





Reducción de la distorsión por cruce
Clase AB







Reducción de la distorsión por cruce Clase AB

$$V_{BB} = V_{BE1} + V_{BE2}$$



$$V_{BB} = I_Q R \qquad V_{BB} = V_{D1} + V_{D2} \qquad V_{BB} = V_{CE3} \cong 2V_{BE3}$$

Etapas de salida, AO 709





En reposo $V_o = V_1 \cong 0$; $I_{CQ3} = I_Q \cong \frac{V_{cc}}{R_B} = 0{,}5\ mA$

Etapas de salida, AO 709



Semiciclo negativo de la tensión de salida
Máxima excursión

Q1 cortado, Q2 en zona activa

$$|v_0|_{máx} = |-V_{cc} + v_{EB2} + V_{CE2sat}|$$

Etapas de salida, AO 709



Semiciclo positivo de la tensión de salida
Máxima excursión

El corte de Q3 limita la excursión

$$V_{cc} = i_{B1}R_B + v_{BE1} + v_{0máx}$$

$$v_{0máx} = i_0 R_L = (\beta_1 + 1) i_{B1} R_L$$

$$v_{0máx} = \frac{V_{cc} - v_{BE1}}{1 + \frac{R_B}{R_L(\beta_1 + 1)}}$$

$R_L = 10K;\quad v_{omáx} \cong 0{,}98(V_{cc} - v_{BE1})\quad - \quad R_L = 1K;\quad v_{omáx} \cong 0{,}88(V_{cc} - v_{BE1})$

Etapas de salida, Clase AB

$$I_{CQ4} \cong I_{CQ3}$$

$$Semiciclo\ (-) \quad \rightarrow \quad |v_0|_{máx} = |-V_{cc} + V_{CE3sat} + v_{EB2}|$$

$$Semiciclo\ (+) \ \rightarrow \ \begin{cases} v_{0máx} = I_{CQ4}(\beta_1 + 1)R_L & (corte\ de\ Q_3) \\ v_{0máx} = V_{CC} - v_{BE1} - V_{EC4sat} - I_{CQ4}R_3 & (saturación\ de\ Q_4) \end{cases}$$



Factores térmicos a tener en cuenta

FAIRCHILD SEMICONDUCTOR®

TIP29 Series(TIP29/29A/29B/29C)

Medium Power Linear Switching Applications

- Complementary to TIP30/30A/30B/30C

1.Base 2.Collector 3.Emitter

NPN Epitaxial Silicon Transistor

Absolute Maximum Ratings T_C=25°C unless otherwise noted

Symbol	Parameter	Value	Units
V_{CBO}	Collector-Base Voltage : TIP29	40	V
	: TIP29A	60	V
	: TIP29B	80	V
	: TIP29C	100	V
V_{CEO}	Collector-Emitter Voltage : TIP29	40	V
	: TIP29A	60	V
	: TIP29B	80	V
	: TIP29C	100	V
V_{EBO}	Emitter-Base Voltage	5	V
I_C	Collector Current (DC)	1	A
I_{CP}	Collector Current (Pulse)	3	A
I_B	Base Current	0.4	A
P_C	Collector Dissipation (T_C=25°C)	30	W
	Collector Dissipation (T_a=25°C)	2	W
T_J	Junction Temperature	150	°C
T_{STG}	Storage Temperature	- 65 ~ 150	°C

TIP29 Series(TIP29/29A/29B/29C)

Factores térmicos a tener en cuenta





$T_{ao} = 25°C$

$T_{jmáx} = 150°C$

$T_{co} = 25°C$

$P_{Do} = 2W$

$P_{Dmáx}(T_{co}) = 30W$

$$\theta_{ja} = \frac{150°C - 25°C}{2W} = 62{,}5\ °C/W$$

$$\theta_{jc} = \frac{150°C - 25°C}{30W} = 4{,}17\ °C/W$$

$$\theta_{ja} = \theta_{jc} + \theta_{ca}$$

Factores térmicos a tener en cuenta



$T_{ao} = 25°C$

$T_{jmáx} = 150°C$

$T_{co} = 25°C$

$P_{Do} = 2W$

$P_{Dmáx}(T_{co}) = 30W$

$$\theta_{ja} = \frac{150°C - 25°C}{2W} = 62{,}5\ °C/W$$

$$\theta_{jc} = \frac{150°C - 25°C}{30W} = 4{,}17\ °C/W$$

$$\theta_{ja} = \theta_{jc} + \theta_{ca}$$

Factores térmicos a tener en cuenta





$$P_{D1máx} + P_{D2máx} = \frac{2{V_{cc}}^2}{\pi^2 R_L} \qquad \theta_D \ll \frac{\theta_{ca}}{2}$$

Par asegurar $T_j < T_{jmáx}$ se debe cumplir que:

$$\theta_d < \frac{T_{jmáx} - T_{amáx}}{P_{D1máx} + P_{D2máx}} - \frac{\theta_{jc}}{2}$$

Estabilización térmica





$$P_{DT} = P_{D1} + P_{D2} = \frac{T_j - T_a}{\theta_{total}}$$

$$\theta_{total} \cong \theta_D + \frac{\theta_{jc}}{2}$$

La evacuación de calor está dada por:

$$\boxed{\frac{dP_{DT}}{dT_j} = \frac{1}{\theta_{total}}}$$

La generación de calor está dada por:

$$\boxed{\frac{dP_C}{dT_j} = \frac{\partial P_C}{\partial I_C}\frac{\partial I_C}{\partial T_j}}$$

Estabilización térmica

Pc e Ic son la potencia disipada y la corriente de colector de reposo de ambos transistores



$$P_C \cong 2V_{CEQ}I_C \quad \rightarrow \quad \frac{\partial P_C}{\partial I_C} \cong 2V_{cc} \quad (V_{CEQ} \cong V_{cc})$$

$$I_C \cong I_E = \frac{\frac{I_Q R}{2} - V_{BE}}{R_E}$$

$$\frac{\partial I_C}{\partial T_j} = \frac{\partial I_C}{\partial V_{BE}}\frac{\partial V_{BE}}{\partial T_j} = -\frac{1}{R_E}\frac{\partial V_{BE}}{\partial T_j} = \frac{1}{R_E}\left|\frac{\partial V_{BE}}{\partial T_j}\right|$$

$$\boxed{\frac{dP_c}{dT_j} = \frac{\partial P_C}{\partial I_C}\frac{\partial I_C}{\partial T_j} = \frac{2V_{cc}\left|\frac{\partial V_{BE}}{\partial T_j}\right|}{R_E}}$$

Estabilización térmica



Evacuación de calor

$$\frac{dP_{DT}}{dT_j} = \frac{1}{\theta_{total}}$$

$>$

Generación de calor

$$\frac{dP_c}{dT_j} = \frac{\partial P_C}{\partial I_C}\frac{\partial I_C}{\partial T_j} = \frac{2V_{cc}\left|\frac{\partial V_{BE}}{\partial T_j}\right|}{R_E}$$

$$R_E > \theta_{total}\left|\frac{\partial V_{BE}}{\partial T_j}\right| 2V_{cc}$$